輝達秀未來AI晶片設計版本 矽光子扮要角

美國科技新聞網站報導，繪圖處理器（GPU）領導大廠輝達（Nvidia）在最近召開的2024年國際電子元件會議（IEDM）上，展示了輝達未來的AI晶片設計版本，新版晶片提議整合矽光子（SiPh）做為I/O零組件。這代表跳出傳統連結技術的重大改變。

傳統I/O（輸入/輸出）連結技術的效能受限於銅本身的物理特性。

輝達晶片新架構，以一種獨特方式垂直堆疊多片GPU晶片塊（tile），使用12個矽光子元件做為晶片連結器。每片GPU晶片塊上有三個連結器，一層組合裡有堆疊四片GPU晶片塊。

矽光子元件能優化GPU晶片塊之間的資料流動，對於改善擴展性和效能表現，至關重要。

輝達未來AI晶片的設計也標榜先進3D堆疊DRAM，每片GPU晶片塊有六個記憶單元，可以提供細密的記憶取用，顯著增加頻寬。堆疊起來的DRAM有直接的電子連結至GPU晶片塊，與超微（AMD）的3D V-Cache技術類似，但應用規模較大。

輝達在報告中提到，矽光子I/O元件的更大範圍整合，面臨挑戰。因為大幅應用的話，輝達每個月就需要超過100萬組矽光子元件產能供應，才能讓這樣的設計商業上可行。

溫度控制是另一個重大課題。多層堆疊的GPU設計必須搭配複雜的冷卻方法，現有的技術還不能完善處理。輝達表示，正積極努力研究散熱管理的全新解決方案，商業化預期需要一段時間，可能介於2028年到2030年之間。

鄭重聲明：本文版權歸原作者所有，轉載文章僅為傳播信息之目的，不構成任何投資建議，如有侵權行為，請第一時間聯絡我們修改或刪除，多謝。

標題：輝達秀未來AI晶片設計版本 矽光子扮要角

地址：https://www.torrentbusiness.com/article/138912.html

標籤：輝達